INTELLIGENCE ARTIFICIELLE MATÉRIELLE : RÉSEAUX DE NEURONES À BRIQUES MODÉLISANTES F/H

Contexte

Un réseau de neurones est bâti sur une brique volontairement pauvre. Le neurone ne sait rien faire seul : il somme, il seuille, il transmet. Toute la compétence du système vient du nombre et de l'entraînement. Il en faut des milliers, et il faut leur montrer des millions d'exemples pour que quelque chose d'intéressant émerge. Ce choix a produit les succès que l'on connaît. Il a aussi produit les difficultés que l'on connaît : des systèmes opaques, coûteux, gourmands en données, et dont personne ne sait démontrer le comportement. EDF R&D développe une approche radicalement différente, protégée par 2 dépôts de brevet. Elle repose sur un pari inverse : et si la brique de base, embarquait un petit modèle de ce qu'elle observe ?

Cette brique s'appelle le Cœur d'Arbitrage. C'est un circuit numérique qui reçoit une donnée et rend un jugement sur sa cohérence : cette valeur a-t-elle un sens, ici et maintenant, au regard de ce que l'on sait du système ? Le jugement n'est pas binaire, il est gradué, et il s'accompagne d'un indice de confiance. Le composant est entièrement matériel, déterministe, en arithmétique entière, et à latence fixe.

Une conséquence qui fait tout l'intérêt de l'objet : La mise en réseau compose les modèles. Chaque cœur ne porte qu'un modèle local, petit et vérifiable. En les chaînant, on compose les modèles, et la physique d'un système d'ordre supérieur émerge de l'assemblage sans que personne n'ait eu à écrire de grand modèle.

Il en résulte une forme d'intelligence artificielle qui n'a ni entraînement préalable, ni jeu d'exemples annotés, ni opacité, ni virgule flottante — et dont le comportement est reproductible au bit près d'une exécution à l'autre. L'approche n'est pas restée sur le papier. Un premier démonstrateur a été réalisé, simulé, et appliqué a des systèmes de contrôle-commande.

Objectifs

Le stage porte sur le Cœur d'Arbitrage : sa conception matérielle, ses modèles embarqués, et sa mise en réseau.

Plusieurs chantiers sont ouverts simultanément, à des stades de maturité différents : conception et vérification de nouveaux modèles embarqués, extension d'un démonstrateur existant, mise en réseau de plusieurs cœurs, portage sur cible matérielle, ou instrumentation d'un système hôte par un réseau de cœurs. L'affectation précise sera arrêtée à l'arrivée du stagiaire, en fonction des priorités techniques du moment et de son profil. Cette latitude est assumée : le sujet est vivant, et le candidat retenu aura son mot à dire sur l'axe qu'il souhaite pousser.

Ce qui est certain, en revanche, c'est la nature du travail. Il consistera à écrire du VHDL synthétisable de qualité industrielle, à concevoir des bancs de test conçus pour mettre le circuit en défaut plutôt que pour le confirmer, à traduire une connaissance physique ou statistique en modèle embarquable dans quelques dizaines de lignes de logique, et à rendre compte de ce que le circuit démontre — et surtout de ce qu'il ne démontre pas.

Ce que ce stage exige :

Il faut le dire sans détour : ce stage est difficile.

• Il est difficile techniquement. Le VHDL n'y est pas un moyen accessoire, c'est le matériau. Un candidat qui n'aurait qu'une pratique scolaire du langage passera son stage à rattraper son retard. Nous cherchons quelqu'un qui a déjà conçu, simulé et débogué un circuit non trivial.
• Il est difficile conceptuellement. On y manipule des objets dont le vocabulaire n'est pas encore stabilisé, sur un sujet où la question posée n'a pas de réponse connue. Il faudra tenir des distinctions fines — entre ce qui est mesuré et ce qui est supposé, entre une corrélation et un ordre, entre ce qu'un résultat établit et ce qu'on aimerait qu'il établisse — et accepter qu'un résultat négatif proprement obtenu vaille mieux qu'un résultat positif dont on ne sait pas d'où il vient.
• Il est difficile parce que sur ce type de travail, une erreur ne produit presque jamais un plantage. Elle produit un résultat propre, net, convaincant et faux. La rigueur n'y est pas une qualité appréciée, c'est la condition d'exercice.

En contrepartie, le stagiaire travaillera sur un objet neuf, dont il verra les applications réelles, dans une équipe qui porte le sujet depuis son origine.

Compétences souhaitées :

Formation :

école d'ingénieurs ou master 2, spécialité intelligence artificielle, systèmes embarqués, ou électronique numérique.

Indispensable :

• Maîtrise avancée du VHDL et de la conception numérique synchrone. C'est le critère éliminatoire.
• Intérêt réel et connaissances solides en intelligence artificielle, en particulier sur les architectures neuronales et leurs limites.
• Goût pour la modélisation physique et l'analyse de signaux.

Apprécié :

• Connaissances en architecture des microprocesseurs, qui pourront être directement mises à profit selon l'axe retenu.
• Notions de contrôle-commande industriel ou de systèmes critiques.
• Pratique de Python pour l'outillage et le dépouillement.
• Sensibilité aux questions de sûreté, de vérification et de qualification.

Qualités attendues : autonomie, rigueur expérimentale, capacité à écrire clairement, et honnêteté intellectuelle sur ce que produisent ses propres résultats.

Rapport de stage :

La soutenance et le rapport final de stage doivent être remis à l’école ou à la formation après la date de fin du stage mentionné dans la convention (sauf circonstances exceptionnelles ou statut particulier de la formation -par exemple ENS). EDF peut demander que le rapport final et les éventuels rapports intermédiaires ainsi que les présentations de soutenance soient sous NDA)

Contacts :

• Antoine DRUILHE, EDF Lab Chatou : antoine.druilhe@edf.fr

Conditions du stage :

Le stage se déroulera au sein des locaux du département PRISME d'EDF R&D à Chatou : 6, quai Watier BP 49, 78401 CHATOU CEDEX

Durée :

6 mois à partir de février/mars.

Le stage est rémunéré selon une grille définie par EDF.